RANGKAIAN ARITMATIKA (ADDER)

HALF ADDER
Half Adder adlh suatu rangkaian penjmlhan sistem bilangan biner yg paling sederhana. Rangkaian ini hanya dpt digunakan untuk operasi pnjmlhan data bilangan biner sampai 1 bit saja. Rangkaian half adder memiliki 2 terminal input utk 2 variabel bilangan biner dan 2 terminal output, ytu SUMMERY OUT (SUM) dan carry out(CARRY).
CARRY OUT hnya akn berada pd kadaan logika 1 bla mana semua inputny brada pada keadaan logika 1. Persmaan logika dr rangkaian Half Adder adlh:
SUM = (A+B)(A.B)
CARRY = A.B
Dmana A dan B adlh data2 input. Pd prinsipny suatu rangkaian Half Adder dpt dgbrkn sbb:







FULL ADDER
Rangkaian Full Adder dpt dgunakan utk menjurnalkn blngan2 biner yg lbh dri 1 bit. Penjurnalan bilangan2 biner sama halny dg pnjmlhan blngan desimal dmana hsl pnjmlhan tsb trbagi mnjdi 2 bagian, ytu SUMMARY (SUM) dan CARRY, apabla hsl pnjmlhan pd suatu tingkat/kolom melebihi nilai maksimumny maka output CARRY akn barada pd keadaan logika 1.
Utk pnjmlahan, nilai CARRY akn sllu djmlhkn dg angka2 yg tdpt pd tingkat/kolom brktny. Rangkaian Full Adder dpt dbntuk olh gbungan 2 buah rangkaian half adder dan sbuah grbang OR utk menunjukan CARRY outputnya. Rangkaian Half Adder tdk memiliki fasilitas CARRY input shngga rangkaian Half Adder hnya dpt melakukn operasi penjurnalan maksimum 1 bit.








Berikut ni adlh cntoh laen rangkaean aritmatika (adder):
Rangkaian Percobaan Half Adder


Rangkaian Percobaan Full Adder



Skian praktikum x ni,, bnyak krgny mhon maap!!
hehehe...

PENCACAH

Praktikum ini ,, kita masuk BAB 6, ttg PENCACAH..
Lngsung saja yuk ,, kita mulai belajarnya...

Pencacah (counter) adlh sistem sekuensial dsr yg bnyk digunakkan sbg bgian dri sistem sekuensial yg lbh kompleks. Pencacah mrupakn rangkaian sirkuit digital yg bisa digunakan utk menghitung sinyal digital yg umumnya dihasilkn dri osilator. Pnghitung ini dpt menghitung sinyal digital scra biner murni ataupun secara desimal. Pencacah jg mrupkan rangkaian logika pengurut. Pencacah mempunyai karateristik penting ytu jmlh hitungan maksimal, menghtung ke atas / ke bwh, operasi asikron/sinkron dan brgerak bebas/brhnti sndri. Utk menyusun rangkaian pencacah, digunakan flip-flop. Pencacah biasany dgunakn utk mengtung bnyakny detak pulsa dlm wktu yg trsedia (pngukuran frekwensi), utk membagi frekwensi, & menyimpan data, dpt dgunakan pnympnan datadan dpt jg dgunakan dlm pngurutan alamat dlm beberapa rangkaian aritmatika.
Pencacah pd umumny menggunakan IC TTL tipe SN 7454 atau 7474. Dlm percobaan dlm praktikum ini, akn menggunakn counter tipe SN 7490.

Praktikum ini akan membuat rangkaian percobaan pencacah biner.
Langkah2ny:

1. Hubungkn output flip-flop A(pin 12) dg input flip-flop B(pin 1) & input clock flip-flop A dhbungkn dg LOGIC SWITCH dri digital trainer.
2. Pin 2,3 dan 6,7 kduany dhbungkn dg saklar pd LOGIC SWITCH yg akn membrikn kondisi "0" & "1". Pd saat mulai mencacah CLEAR dan RESET=0, sdg bla pd saat RESET, CLEAR dan RESET=1.
3. Hbungkn output2 flip-flop A, B, C dan D dg LOGIC MONITOR yg trsdia pd Digital Trainer.
4. Stlh itu input RESET dbri logika 0 dg menggunakn LOGIC SWITCH shingga siap untuk mulai mencacah...

Rangkaian Percobaan Pencacah Biner

FLIP - FLOP

Setelah 2 minggu UTS, akhirnya kegiatan praktikum dimulai lg. Praktikum Sistem Digital ini, kita akn belajar ttg Flip - Flop. Walo agk malas2 praktikum stlh UTS, tp kegiatan paraktikum tetap berjln dg kondusif. Oke... langsung aja kita mulai belajarnya...

Flip-flop adlh rangkaian dgital yg digunakan utk menympan satu bit data scra semi permanen smpai ada suatu prnth utk menghpus/manggnti isi dri bit yg trsmpan tsb.. Prinsip2 dsr dr flip-flop adlh suatu kmponen elektronika dsr spt transistor, resistor & dioda yg drangkai mjdi suatu grbang logika yg dpt bkrja scara skuensial...

1. RS Flip-flop dari gerbang NAND
   
   
   
   
   
   
   
   
   
   
   
   
   
   
   
2. RS Flip-flop dengan Clock

Dengan menambah beberapa gerbang pada bagian input rangkaian dasar, flip-flop tersebut hanya dapat merespon input selama terdapat clock pulsa. Output dari flip-flop tidak akan berubah selama clock pulsanya 0 meskipun terjadi perubahan pada inputnya. Output flip-flop hanya akan be rubah sesuai dengan perubahan inputnya jika clock pulsa bernilai 1.
Rangkaian Flip-flop dengan Clock:














Demikianlah kegiatan praktikum kali ini..
krn semuanya lg pd males, jd ya praktikunnya agk sante gni... materiny jg kyk gni..
hehehee....